S2C - Rapid SoC Prototyping Technology

基于FPGA的SoC设计

我们的基于FPGA电子系统级设计方法学是一种设计流程系统级，使设计师使用即插即用基于FPGA的IP模块制造又准确又高性能的系统配置。

如图表说明，设计师可从事系统架构设计、IP集成、软件开发、软/硬件协同验证，与FPGA原型设计都在同一台基于FPGA的电子系统级 (ESL)设计平台。

尽管基于FPGA 的IP 模块具有这些好处，常规的基于FPGA的IP模块仍然互不兼容而难于调试。以S2C的TAI IP 技术，系统设计师现在能享有无常规缺点的基于FPGA电子系统级设计的好处。

特点:

在RTL开发之前可验证系统和软件
可在同一个FPGA平台上设计与验证系统
显示系统级模型与实际设计实现的关联性

TAI IP

TAI IP – 在FPGA电子系统级领域中的创新

TAI IP技术提供的基于FPGA IP的可兼容性和可分析性特点使得FPGA电子系统级设计成为可能。 TAI IP是一种对任意一种IP插入TAI结构使得IP的输入/输出在FPGA中可以动态配置的加密FPGA网表或加密FPGA二进制文件。当多个TAI IP模块互相通信时，它们在配置改变的时候不必重编译就能通过动态通信通道智能地连接起来。

"TAI" 代表TAI IP具有的常规IP格式无法替代的增强功能：可测试性 (Testability)，可分析性 (Analyzability)，可集成性 (Integratability)。

可测试性
TAI IP智能地连结与不同测试标准的多个不同结构的IP, 允许系统级和芯片级的测试及故障仿真，从而使设计师更迅速地区分问题。

可分析性
使用户可用高层抽象方式分析IP数据，不需了解IP的细节或获取IP的源代码 – 可提早软件和韧件的开发。

可集成性
可简化不同的IP集成SoC，和不同的IP结合到多个FPGA。TAI总线界面技术能无缝地设置不同的总线标准。

TAI IP优点

易于生成 – 能简单地从实际的RTL网表编译出
功能精确 – 精确到时钟周期
快速 – 接近或达到实物产品的速度
易于分析 – 易于IP分析
易于集成 – TAI IP可即插即用
安全 – 防止反向设计工程

TAI 兼容架构

S2C的基于FPGA 的电子系统及设计解决方案提供了一种真正可扩充的FPGA原型架构，使TAI IP在FPGA 原型平台上即插即用，并且在FPGA中智能地调试设计。

S2C及S2C的硬件合作伙伴提供多种TAI兼容体系机构的FPGA原型。此外，TAI兼容架构对授权的客户和想要搭建TAI兼容FPGA原型平台的硬件合作伙伴开发。

更多消息，请联络S2C的销售员。: sales@s2cinc.com.

特点

使FPGA 原型可升级, 可即插即用, 和充分地相互连接
有强大的系统级调试功能，使映射多颗FPGA的SoC设计
以基于FPGA模型的形式达到IP安全评估和集成
支持软件自动编译流程，该流程可集成及可分析的插入基于FPGA的IP
能够重复有效率地使用原型样机

所有符合TAI架构的FPGA原型样机设计和产品均贴有如下所示的TAI兼容商标。一旦经过S2C认证的第三方TAI兼容产品，就可以使用以下商标。

TAI-Compliant Logo

通过SCE-MI协同建模接口连接基于FPGA和基于软件的电子系统级设计

TAI IP增强的基于FPGA的电子系统级可以单独使用，也可以结合基于软件电子系统级设计方法，使设计人员可以更早地进行设计架构的研究和算法的开发。

有时设计人员会在开发的早期使用SystemC模型作早期的设计，在这种情况下，他们可以把部分SystemC的模型放到基于PC的软件工具里，其他设计放到基于FPGA的电子系统级的平台中。模型不同的组成部分可以通过基于Accellera标准的SCE-MI接口和可综合的Transactor在事务级进行数据交换。

S2C的SCE-MI允许使用者连接他们FPGA设计到C，C++ 和SystemC。除此之外，设计者使用更高级别的C-API，还可以让FPGA上的设计与指令级仿真器，如Armulator（如下图所示）连接起来。

连接基于FPGA的电子系统级和PC上高层设计模型使得使用者无需拥有所有的IP模块就能实现完整的架构验证。由于数据在PC和FPGA硬件的事务级传输，大部分的设计都可以跑在MHz范围的速度下。

这种把基于FPGA和基于软件的电子系统级设计链接起来的方法的另一个好处是，它可以解决原型的速度不能够完全匹配外部真实环境的问题。例如，千兆以太网的FPGA原型很难以与周边环境同样的速度运行，那么设计者就可以通过SCE-MI接口使用PC上高层模型与FPGA上设计进行软硬件协同建模仿真来解决。

S2C的SCE -MI接口解决方案

< 示范 >

让您的SoC产品面世时间提早3至6个月

基于FPGA的电子系统设计流程通过TAI IP来配置系统使您可以直接把设计规格变成FPGA原型。这种方法可避免ESL模型与RTL代码之间的相联问题。您不需要担心如何把行为级模型转换为RTL代码，也不需要担心如何把RTL代码转换成行为级模型以便于电子系统级仿真。此外，您也可以在设计初始阶段在FPGA模型上快速，准确地开发软件。