滚动鼠标查看S2C方法学术语表，或点击字母索引。
  |
专业术语表 |
ASIC
专用集成电路 应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC Emulator
专用集成电路硬件仿真器 一种用于加速集成电路设计仿真的硬件仿真仪器. 其比软件仿真快速约10到100倍.
ASIC Prototyping
专用集成电路原型验证 一种通过FPGA来进行在线验证专用集成电路设计的方法。这种方法与实际电路运行情况最接近，能够验证大部分的功能，其验证速度可以高至专用集成电路实际的运行速度。
BFM
总线功能模型 总线功能模型构建于较高抽象层次，是总线功能一种抽象描述，在基于特定总线基础上，为底层各种总线操作建立直接同信号相联系模块。
Co-Modeling
协同建模 协同建模是一种将硬件和软件结合起来进行验证的方法,通常在FPGA中实现.。它通过事务级接口将硬件和较高抽象层次软件相结合。
Co-Simulation / Co-Emulation
协同仿真/协同硬件仿真 是一种将RTL级仿真和FPGA原型系统或者ASIC仿真器相连接的方法。
DUT
被测试单元 将要测试或者仿真的设计单元或者系统。
EDA
电子设计自动化 用来开发集成电路和相应系统的软件工具。
EDIF
电子设计互换格式 一种用来转换从综合到布局布线信息的网表格式。
ESL
电子系统级 一种集成电路设计方法：在较高的抽象层次着眼与整个系统的功能设计，可以同时开始软件和硬件设计。
FPGA
现场可编程门阵列 是一种在制造之后逻辑还能被编程的硅片。
FPGA-Based ESL
基于现场可编程单芯片系统的电子系统级 使用基于FPGA的IP模块来进行设计的电子系统级环境。
FPGA-Based Prototype
基于现场可编程门阵列的原型 使用FPGA搭建的的SoC或者ASIC的原型。
FPGA Prototyping
基于现场可编程门阵列的原型验证 在硅制造之前在FPGA上进行ASIC逻辑验证。
Hard IP
硬IP核 一般以物理层布线形式提供设计的IP。
ILA
内部逻辑分析仪 一种内嵌的设计模块, 观测数字电路信号---通常用来做实时的FPGA调试。
Intellectual Property (IP)
知识产权 在电子设计中，一般是指硅知识产权。
RTL
寄存器传输级 一种在寄存器级描述电子系统的高级硬件描述语言，例如VHDL和Verilog。
SCE-MI
标准协同仿真建模接口 一种应用编程接口标准，通过事务级接口使软件仿真和硬件模块通讯。
Simulation Acceleration / Accelerator
仿真加速器 使用高级语言或者硬件方法去加快软件仿真速度。
Simulation Model
仿真模型 一种用来代替IC设计的时序和行为的模型，广泛的用来验证和调试。
Software / Hardware Co-Design
软硬件协同设计 在开发SoC/IC硬件的同时进行软件开发,主要是通过高层次抽象的仿真或者基于FPGA的原型或者ASIC仿真器。
Silicon IP
硅知识产权 硅知识产权是一种可以重用的设计模块,用来设计不同的SoC芯片。
SoC
片上系统 一颗单芯片就能完成一个系统或者子系统的功能，它至少包括一个处理器，数字IP，模拟IP，存储器，固件和软件。
SoC Prototyping
片上系统的原型验证 一种通过FPGA来进行在线验证片上系统(SoC)的方法。用来作为系统验证，硬件验证和早期的软件和固件开发。
Soft IP
软IP核 用硬件描述语言设计的具有一定电路功能的程序模块。
TAI IP
TAI格式IP核是一种对任意一种IP插入TAI结构使得IP的输入/输出在FPGA中可以动态配置的加密FPGA网表或加密FPGA二进制文件。
TAI Logic Module
TAI逻辑模块 S2C开发的用来做ASIC或者SoC原型的FPGA原型验证系统。
Transaction-Based Verification
基于事务级验证 验证总线协议的技术，如PCI，在事务级通测试平台。以事务为基础的验证是一个受欢迎的方法；复杂的SoC具有多个总线标准接口，基于事务级验证可以保证在设计早期就可以进行RTL各个模块和部分ESL功能验证。
Vector-Mode Testing
矢量模式测试 用于大型矢量测试的设计验证方法。矢量模式测试可同样被用于FPGA原型上的测试设计，使用的测试向量存储在硬盘上，通过PC到原型界面。
Verification IP
专用验证的知识产权 用于产生测试向量的的IP，大部分是用于验证具有总线协议的设计。
|
|
