通过SCE-MI协同建模接口连接基于FPGA和基于软件的电子系统级设计
TAI IP增强的基于FPGA的电子系统级可以单独使用，也可以结合基于软件电子系统级设计方法，使设计人员可以更早地进行设计架构的研究和算法的开发。

有时设计人员会在开发的早期使用SystemC模型作早期的设计，在这种情况下，他们可以把部分SystemC的模型放到基于PC的软件工具里，其他设计放到基于FPGA的电子系统级的平台中。模型不同的组成部分可以通过基于Accellera标准的SCE-MI接口和可综合的Transactor在事务级进行数据交换。

S2C的SCE-MI允许使用者连接他们FPGA设计到C，C++ 和SystemC。除此之外，设计者使用更高级别的C-API，还可以让FPGA上的设计与指令级仿真器，如Armulator（如下图所示）连接起来。

连接基于FPGA的电子系统级和PC上高层设计模型使得使用者无需拥有所有的IP模块就能实现完整的架构验证。由于数据在PC和FPGA硬件的事务级传输，大部分的设计都可以跑在MHz范围的速度下。

这种把基于FPGA和基于软件的电子系统级设计链接起来的方法的另一个好处是，它可以解决原型的速度不能够完全匹配外部真实环境的问题。例如，千兆以太网的FPGA原型很难以与周边环境同样的速度运行，那么设计者就可以通过SCE-MI接口使用PC上高层模型与FPGA上设计进行软硬件协同建模仿真来解决。

S2C的SCE -MI接口解决方案
<示范>