思尔芯发布突破性的使用TAI IP技术的基于FPGA ESL解决方案即插即用的TAI IP™互连技术革命性的加速IP或者SoC设计3至6个月上市
SAN JOSE, Calif. –5月30日, 2005 – 思尔芯，基于FPGA的ESL解决方案提供商，今天发布革命性的TAI IP技术，保证IP或者SoC设计提前3至6个月时间上市。尚在专利申请过程中的TAI IP（Testable, Analyzable, and Integratable)互连技术使SoC的设计能使用即插即用的IP模块。这不仅加速了设计与验证流程，而且使软件开发与系统设计同步开始。此外，即插即用的IP模块是加密模块，使IP供应商能以新的方法广泛的发布IP而无需担心反向破解。
“电子硬件研发依赖于架构，元件，ASSP，IP模块以及SoC等等，而软件研发依赖稳定的硬件和运行环境。所以，原型样机是任何电子产品开发过程中必不可少的步骤；原型样机提供一个给客户的早期硬件开发演示平台，并提供软件开发人员一个先于最终硬件产品的实现平台。”S2C公司主席和CEO Thomas Huang说，“在反复迭代的设计过程中，从产品概念到硬件原型样机的步骤通常要被重复许多次。我们认为这个步骤是开发过程的瓶颈，并打算解决这个瓶颈，因为这个步骤只是一个与产品研发本身无关的非常耗时的设计表现平台的转移。为了加速研发，设计师必须能方便的使用IP和快速的搭建原型样机，使硬件和软件共同工作从而证明系统功能的正确。TAI IP技术以及我们的基于FPGA的ESL设计解决方案是能达到这个目的的突破性技术。已经采用我们技术的当前Beta合作伙伴保守的估计新技术帮助节省研发时间至少3至6个月。”
TAI IP技术是由思尔芯公司的共同创始人Thomas Huang和Mon-Ren Chene开发，Mon-Ren Chene为思尔芯公司的工程副总裁。他们各自拥有超过20年的设计工程经验并具有广泛的系统设计以及基于FPGA的原型样机背景。在成立思尔芯之前，Huang先生共同创立并担任PIE Design Systems的CTO，PIE Design Systems 日后与Quickturn Design Systems合并。且Huang先生与Chene曾先生共同创立Osprey Design Systems，日后与Aptix公司合并。
关于TAI IP的创建
 思尔芯的TAI CompilerTM 软件整合了RTL，测试点，transactions以及I/O来生成加密的即插即用的基于FPGA格式的IP模块。TAI Compiler的简单易用和软件向导功能使SoC设计师和IP供应商能非常容易的创建自己的TAI IP模块或者构建自己的TAI IP库。
关于IP Porter™ 系统
IP Porter系统是业界第一款基于FPGA的ESL设计平台，支持使用TAI IP进行系统设计。IP Porter系统包含TAI技术兼容的FPGA原型样机硬件和思尔芯Navigator™ 软件，该软件配置基于TAI IP技术的系统，并且通过SCE-MI或者C-API把系统连接到SystemC或者其他标准的ESL工具。
请参观思尔芯在DAC的144号展位
思尔芯将于2005年6月13日至17日，在年美国加州Anaheim举办的2005年度DAC(www.dac.com)展示其IP Porter与TAI IP技术。
获取思尔芯公司产品
完整的IP Porter系统与TAI Compiler软件现在已经向市场提供。增强的基于FPGA的ESL设计流程功能将于今年下半年在IP Porter系统实现。
关于S2C公司
思尔芯研发和提供业界第一款基于FPGA的ESL设计平台――使用基于FPGA的IP格式加速和优化SoC设计流程，实现架构设计，安全IP评估，即插即用的IP整合，系统验证以及流片前的原型样机。思尔芯的先进能力是由其专有的TAI IP技术所保障，该技术使加密的基于FPGA格式的IP模型具有可测的，可分析的以及可整合的能力，因此使其作为ESL环境的库元件成为可能。结合思尔芯的专业服务搭建SoC原型样机和验证环境，客户能获取更好的无缝设计流程――加速从概念到产品演示的研发3至6个月。由具有广泛的系统和原型样机经验的业界专家成立，思尔芯将总部设于美国加州San Jose，并且在中国上海设立中国区分公司和研发中心。更多的信息，请浏览www.s2cinc.com。
|
